Verification of Digital Integrated Circuits

Abstract

The development process of digital integrated circuits consists of several activities and phases and verification is one of them. Verification is about ensuring that an electronic design functions correctly and meets specified demands. It is a broad concept which encompasses several different types of verification, such as simulation-based, functional, formal, and timing verification.

This thesis is divided into two parts. The first part presents theoretical background information about verification and the general hardware design flow. The second part is a case study about simulation-based functional verification of an ultra-wide DVFS-enabled microcontroller SoC. A special feature of the verification task of the SoC project is that the project is based on an existing microcontroller design which already has its own testbench, and this testbench is extended to add new features and test cases in the case study.

The primary focus of the theoretical background part is concepts that were relevant for the case study: SystemVerilog, Universal Verification Methodology, and simulation-based functional verification.

Digitaalisten integroitujen piirien kehitysprosessi koostuu useista aktiviteeteista ja vaiheista ja verifiointi on yksi niistä. Verifioinnissa on kyse varmistamisesta, että suunniteltu piiri toimii oikein ja täyttää sille määritetyt vaatimukset. Se on laaja käsite, joka kattaa useita erilaisia verifioinnin tyyppejä, kuten simulaatiopohjaisen, funktionaalisen, formaalin verifioinnin ja ajoitusverifioinnin.

Tämä opinnäytetyö on jaettu kahteen osaan. Ensimmäinen osa esittelee teoreettista taustatietoa verifioinnista ja yleisesti laitteistosuunnitteluprosessin kulusta. Toinen osa on tapaustutkimus ultra-laajaa DVFS:ää tukevan mikrokontrollerijärjestelmäpiirin (SoC) simulaatiopohjaisesta funktionaalisesta verifioinnista. Järjestelmäpiiriprojektin verifiointitehtävän erityispiirteenä on, että projekti pohjautuu olemassaolevaan mikrokontrolleritoteutukseen jolla on jo olemassa oma testipenkkinsä, ja tätä testipenkkiä laajennetaan uusilla ominaisuuksilla ja testeillä tapaustutkimuksessa.

Teoreettinen taustatieto-osuus keskittyy ensisijaisesti tapaustutkimukselle oleellisiin käsitteisiin: SystemVerilogiin, UVM:ään ja simulaatiopohjaiseen funktionaaliseen verifiointiin.